台积电那边正在研发中，预计还过几个月才能量产的等效三纳米工艺，晶体管密度只有每平方毫米两亿五千万个左右……他们的下一代改进型三纳米工艺规划才是两亿七千万个左右呢，这个工艺还只是技术验证状态，要想大规模量产，估计都得等两年以后。
以上，这还没算上良率呢。
智云微电子的N3工艺良率已经做到了百分之七十二，预计六月份就能够达到百分之七十五。
但是台积电那边的N3工艺，良率据传只有百分之五十左右……这个良率差异，就意味着台积电的三纳米芯片，在成本上将会大幅度高于智云微电子的三纳米芯片。
考虑到性能差距，再加上它们的三纳米工艺还需要过几个月才能量产，再考虑到良率问题。
整体算上来，以智云微电子内部的分析预估，自家在逻辑芯片工艺技术上，至少领先了台积电三年左右的时间……台积电那边光是把三纳米工艺的良率提升到百分之七十五以上，最少都得两年时间，然后再追上三纳米工艺里的性能差异，估计也得一年时间。
别看这三年的时间少，这在竞争极为激烈的先进半导体领域里已经很难得了……要知道，台积电背后也是站着一大堆欧美日韩的资本支持，水果和高通以及AMD这三家主要公司的御用半导体代工厂呢。
人家研发起来也不差钱，不差人，顶级的EUV设备以及其他各类半导体设备也是不缺的……市场也不缺。
同时这种涉及到整个工业体系的技术进步，也很难依靠几个顶级科学家就完成跨越式的突破，所以要想拉开距离，就只能这么一步一步的慢慢来开……这里拉开一点距离，那里拉开一些距离，然后再汇总起来，形成巨大的技术差异。
同时别人在追赶的时候，智云微电子又不会停下脚步，依旧在持续前进，而且前进的速度更快……三年后，不出意外的话，智云微电子的主力工艺都已经全面转进到两纳米工艺了，并且开始小规模搞一点五纳米工艺了。
本章未完，请点击"下一页"继续阅读！ 第3页 / 共8页